目前,Cadence设计系统公司新推出Cadence Allegro系统互联设计平台,据称此平台具有缩短PCB设计周期,提高生产效率的特点。
Cadence宣称,Allegro平台15.2版有利于约束驱动式PCB设计,并促使多种类型新产品的问市以迎接集成芯片(IC)封装和千兆赫兹信号的设计挑战。该平台引进了协同设计和数据库数据管理方案。
泰克公司工程工具部主任Bart Welling 表示,“泰克选择了最新版的Cadence Allegro平台作为我们初步的模拟/混合-模式ASIC、封装以及PCB开发工具包。Allegro平台具有缩短原型生产周期的新功能,因此,约束驱动式设计流程早在设计师的工作台上就已经开始了。”
据介绍,通过Allegro平台产品进行新约束设计,能够记录在IC封装和通道中固有的关键信号延时,并能帮助设计师花费最短的时间连接封装数据库或手动记录这些关键信号的延时,从而使工程师能够在设计过程中更加灵活地提高设计的精确度。
Allegro Design Entry HDL是自新款Allegro平台推出之后的主要产品,它负责在设计输入整个过程中对相同扩展网络的生成和仿真提供前端的支持。通过改进页面管理操作以及应用改进的跨信号网约束设计,它提高了工作效率。
